

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 02-203689

(43)Date of publication of application : 13.08.1990

(51)Int.Cl.

H04N 7/13
H04N 1/41

(21)Application number : 01-022640

(71)Applicant : NIPPON TELEGR & TELEPH CORP
<NTT>

(22)Date of filing : 02.02.1989


(72)Inventor : NISHIMURA SHINJI
KURODA HIDEO
TSUCHIYA TOSHIO

(54) TWO BUFFER MEMORY SWITCHING METHOD FOR PICTURE SIGNAL CODER

(57)Abstract:

PURPOSE: To eliminate useless waiting period and to utilize the processing capability of a coding processing section to the utmost by starting a coding processing of other memory picture even when the other memory picture is under pre-processing after the coding processing of one memory picture is finished.

CONSTITUTION: When pre-processing by one frame to one memory picture 31 is finished, the termination of the coding processing by one frame of other memory picture 32 is detected, the pre-processing is switched to the other memory picture 32 and the readout address for coding is controlled so as not to pass over the write address of the pre-processing and the pre-processing and the coding processing are switched independently. Even when the other memory picture 32 is subject to pre-processing after the coding processing of one memory picture 31 is finished in this way, the coding processing of the other memory picture is initiated, useless wait period of the coding processing is eliminated and frame elimination is reduced, the real time processing performance is enhanced and the average loading design is attained.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision
of rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A)

平2-203689

⑬ Int. Cl.⁵

H 04 N 7/13
1/41

識別記号

Z
Z

庁内整理番号

6957-5C
7060-5C

⑭ 公開 平成2年(1990)8月13日

審査請求 未請求 請求項の数 1 (全10頁)

⑮ 発明の名称 画像信号符号化装置の2面バッファメモリ切替方法

⑯ 特 願 平1-22640

⑰ 出 願 平1(1989)2月2日

⑱ 発 明 者 西 村 真 次 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内

⑲ 発 明 者 黒 田 英 夫 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内

⑳ 発 明 者 土 屋 敏 雄 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内

㉑ 出 願 人 日本電信電話株式会社 東京都千代田区内幸町1丁目1番6号

㉒ 代 理 人 弁理士 星野 恒 司

明 細 書

1. 発明の名称 画像信号符号化装置の2面
バッファメモリ切替方法

2. 特許請求の範囲

画像信号符号化装置の符号化処理部とその前処理部との間の2面バッファメモリの切替方法において、一方のメモリ面に対する1フレーム(フィールド)分の前処理が終了した時点で、他方のメモリ面の1フレーム(フィールド)分の符号化処理が終了していることを検出して前処理面を他方のメモリ面へ切り替え、他方のメモリ面が符号化処理中であることを検出して次の前処理を一方のメモリ面に対して引き続き行い、他方のメモリ面に対する符号化処理が終了した時点で、直ちに次の符号化面を前処理中の一方のメモリ面へ切り替え、符号化のための読み出しアドレスが前処理の書き込みアドレスを追い越さないように制御し、前処理と符号化処理面を独立に切り替えられることを特徴とする画像信号符号化装置の2面バッファメ

モリ切替方法。

3. 発明の詳細な説明

(発明の属する技術分野)

本発明は、テレビ会議やテレビ電話に使用する画像信号符号化装置における符号化処理部とその前処理部との間の2面バッファメモリの切替方法に関するものである。

(従来の技術)

テレビ会議やテレビ電話に使用する画像信号符号化装置において、カメラ出力(NTSC信号等)等の1フレーム分の符号化処理に要する期間を、伝送路の伝送速度や符号化装置の処理速度が低いために、1フレーム周期以上とするような場合、前記画像信号符号化装置における符号化処理部と、その前処理部との間に2面バッファメモリを設けることがある。そうすることにより、このバッファメモリの2面間、即ち符号化フレームと前処理フレーム間で雑音除去等を行える利点もある。

画像信号符号化装置は、カメラ等からの画像信号をA/D変換し、輝度信号と色信号に分離し、

雑音除去等の前処理を施した後に、1フレーム分の画素データを2面バッファメモリの一方のメモリ面に書き込む。この前処理と並行して、それ以前に他方のメモリ面に書き込まれた画素データを、符号化処理のために読み出す。

第4図は従来の画像信号符号化装置における2面バッファメモリの切替方法のフローチャートを示す。同図において、A面は2面バッファメモリの一方の面、B面は他方の面とし、電源投入時等の処理開始時点では、A面の前処理が開始され、B面で符号化処理が開始されるものとする。

A面で開始された前処理が終了した時点((ア)のYES)でB面の符号化処理が終了していない場合は((イ)のNO)、次のフレームの前処理を再びA面で開始し(ウ)、前のフレームは符号化処理されずに脱落としとなる。

一般に、1フレーム分の前処理期間は、カメラ等からの画像信号のフレーム周期に等しく変動しない。しかし、フレーム間符号化における1フレーム分の符号化処理期間は、符号化フレーム間の

画像信号の変化の多少により変動するので、脱落としの数も変動することになる。

一方、A面で開始された前処理が終了した時点((ア)のYES)でB面の符号化処理が終了している場合((イ)のYES)は、前処理面をB面に、符号化処理面をA面に同時に切り替える(エ)。

このことは逆に、B面で開始された符号化処理の立場からみれば次のようになる。B面の符号化処理が終了した時点((オ)のYES)で、A面の前処理が終了していない場合((カ)のNO)は終了を待ち、前処理が終了した時点((カ)のYES)で、前処理面をB面に、符号化処理面をA面に同時に切り替える(エ)。

その後は、同様な方法で、前処理面と符号化処理面が、A面とB面の間を同時に切り替わることを繰り返して行なわれる。

第5図は従来の画像信号符号化装置における2面バッファメモリの切替方法を実現する回路例を示す。同図において、1は前処理回路、2は前処理開始信号発生回路、3は2面フレームメモリ、

31及び32はフレームメモリのA面及びB面、4はメモリ面切替制御回路、41はメモリ面切替制御回路4において1ビットカウンタ等で構成されるメモリ面指定回路、42はセトリセット形フリップフロップ等で構成される符号化処理終了信号の保持回路、43は論理複回路、5は書き込み制御回路、51は書き込み制御回路5において書き込み面を切り替えるスイッチ、52は書き込み用アドレスカウンタ、6は前処理終了信号発生回路、7は符号化処理回路、8は符号化処理開始信号発生回路、9は読み出し制御回路、91は読み出し制御回路9において読み出し面を切り替えるスイッチ、92は読み出し用アドレスカウンタ、10は符号化処理終了信号発生回路である。

この回路は以下のように動作する。

まず、前処理及び符号化処理は以下のように行われる。前処理開始信号発生回路2は、NTSC信号を扱う場合、毎秒約30回の割合で周期的に前処理開始信号を発生する。

この前処理開始信号により、書き込み制御回路

5におけるアドレスカウンタ52はリセットされ、メモリ面切替制御回路4におけるメモリ面指定回路41の出力Qで指定されたフレームメモリ31と32のいずれかの面と前処理回路1が、書き込み制御回路5におけるスイッチ51により接続され、前処理回路1は前処理済みデータを先頭アドレスから書き込み始める。

前処理回路1はアドレスカウンタ52にクロックを供給することにより、フレームメモリのアドレス値を進めながら前処理済みデータを順次書き込む。そして、前処理終了信号発生回路6は、前処理の終了を検出した時点で、前処理終了信号をメモリ面切替制御回路4へ出力する。

一方、メモリ面指定回路41の出力Q及び \bar{Q} の反転を契機に、符号化処理開始信号発生回路8は符号化処理開始信号を発生する。この符号化処理開始信号により、読み出し制御回路9におけるアドレスカウンタ92はリセットされ、メモリ面指定回路41の出力 \bar{Q} で指定されるフレームメモリ31と32のいずれかの面と符号化処理回路7が、読み出し

制御回路9におけるスイッチ91により授受され、符号化処理回路7は符号化処理用データを先頭アドレスから読み出し始める。

符号化処理回路7はアドレスカウンタ92にクロックを供給することにより、フレームメモリのアドレス値を進めながら符号化処理用データを順次読み出す。そして、符号化処理終了信号発生回路10は、符号化処理の終了を検出した時点で、符号化処理終了信号をメモリ面切替制御回路4へ出力する。

次に、2面フレームメモリ3における、前処理面(書き込み面)及び符号化処理面(読み出し面)の切替制御は、以下のように行なわれる。

前処理の観点から見ると、前処理終了信号発生回路6が2面フレームメモリ3の一方の面に対する前処理終了信号を発生した時点で、符号化処理終了信号発生回路10が他方の面に対する符号化処理終了信号を発生していない場合は、保持回路42に符号化処理終了信号が入力されていないので、前処理終了信号発生回路6の出力と保持回路42の

逆に、符号化処理の観点から見ると、符号化処理終了信号発生回路10が2面フレームメモリ3の他方の面に対する符号化処理終了信号を発生した時点で、前処理終了信号発生回路6が一方の面に対する前処理終了信号を発生していない場合は、保持回路42で符号化処理終了信号が保持されるだけで、論理積回路43の出力に変化が無い。従って、メモリ面指定回路41の出力にも変化が無く、読み出し面が切り替わらないので、符号化処理開始信号発生回路8は符号化処理開始信号を発生せず、符号化処理回路7は読み出し面が切り替わるまで符号化処理開始を待ち合わせる。

そして、前処理終了信号発生回路6が前処理終了信号を発生した時点で、前処理面と符号化処理面が同時に切り替わることは前述のとおりである。勿論、符号化処理終了信号の発生と同時に前処理終了信号が発生された場合は、直ちに前処理面と符号化処理面が同時に切り替わるので、符号化処理の開始を待ち合わせる必要は無い。

第6図は上記第4図および第5図に示す、従来

Q出力とのANDを取る論理積回路43の出力に変化が無い。従って、メモリ面指定回路41の出力にも変化が無く、書き込み面が切り替わらないので、前処理回路1は同一メモリ面に次のフレームの前処理済みデータを上書きする。

逆に、符号化処理終了信号発生回路10が他方の面に対する符号化処理終了信号を発生済みで、保持回路42が符号化処理終了信号を保持している場合は、論理積回路43の出力が“1”に立ち上がり、メモリ面指定回路41の出力Q及び \bar{Q} が反転する。従って、書き込み面と読み出し面が同時に切り替わり、前処理回路1は他方のメモリ面に次のフレームの前処理済みデータを書き込み、符号化処理回路7は一方のメモリ面に書き込まれている前処理済みデータを、次の符号化用データとして読み出す。

なお、保持回路42で保持された符号化処理終了信号は、2面フレームメモリ3のメモリ面を切り替えるための論理積回路43の出力によりリセットされる。

の2面バッファメモリの切替方法における前処理面と符号化処理面の切替遷移図を示す。同図において、W1, W2, W3, ...は前処理期間、R1, R2, R3, ...は符号化処理期間、A面は2面バッファメモリの一方の面、B面は他方の面である。また、網掛けされた前処理期間は、前述した符号化処理されない駒落としフレームを意味する。

第6図における(a)は、符号化処理期間Rが、1フレーム分の前処理期間W、即ち入力画像信号のフレーム周期以内の場合を、(b)は1~2フレーム周期の場合を、(c)は2~3フレーム周期の場合を示したものである。

第6図(a)においては、1フレーム分の符号化処理期間Rが、必ずフレーム周期以内であれば、その差分期間は符号化処理をしない無駄な期間となるものの、前処理済みのフレームは全て符号化処理を行うので、駒落としを生じることのない利点がある。しかし、この場合は前述のように符号化処理期間Rが画像信号の変化の多少により変動

することを考慮し、符号化処理期間Rの最大値をフレーム周期以内とするようなピーク負荷設計が必要となる。

第6図(b)において、1フレーム分の符号化処理期間Rが、必ず1～2フレーム周期以内であれば、2フレーム周期との差分期間は符号化処理をしない無駄な期間となり、全フレームの1/2 (W_1, W_3, W_5 等に対応する奇数フレーム)が駒落としになる。更に、符号化処理期間の最大値を2フレーム周期以内とするようなピーク負荷設計が必要となる。

第6図(c)においては、1フレーム分の符号化処理期間Rが、必ず2～3フレーム周期以内であれば、3フレーム周期との差分期間は符号化処理をしない無駄な期間となり、全フレームの2/3 ($W_1, W_2, W_4, W_5, W_7, W_8$ 等)のフレームが駒落としになる。更に、符号化処理期間の最大値を3フレーム周期以内とするようなピーク負荷設計が必要となる。

このような従来の2面バッファメモリの切替方

下とするようなピーク負荷設計を必要とし、通常は殆ど必要が無いにも拘らずピーク負荷に対応した処理速度の早い符号化装置を必要とすることである。

(発明の目的)

本発明の目的は、このような欠点を除去するために、一方のメモリ面の符号化処理終了後、他方のメモリ面が前処理中であっても、他方のメモリ面の符号化処理を開始することにより、符号化処理の無駄な待ち合わせ期間を無くし、駒落としを少なくし、実時間処理性を高め、平均負荷設計を可能とする画像信号符号化装置の2面バッファメモリ切替方法を提供することにある。

(発明の構成)

(発明の特徴と従来技術との差異)

本発明は、上記目的を達成するため、画像信号符号化装置の符号化処理部とその前処理部との間の2面バッファメモリの切替方法において、

一方のメモリ面に対する1フレーム(フィールド)分の前処理が終了した時点で、他方のメモリ

面における欠点をまとめると、以下のようになる。

第1の欠点は、一方のメモリ面のある1フレーム分の符号化処理が終了しても、他方のメモリ面の前処理が終了するまでは、次のフレームの符号化処理を開始できず、無駄な待ち期間が生じることである。

第2の欠点は、符号化処理期間Rがフレーム周期の $N \sim (N+1)$ 倍の場合、その期間に必ずN個の駒落としを生じ、駒落とし率は $N/(N+1)$ になり、駒落としが生じ易いことである。

第3の欠点は、あるフレームの先頭画面データが前処理が開始されても、そのフレームの全体画面データの前処理が終了しない限り、そのフレームの符号化を開始できないため、先頭画面データの前処理が開始されてから、少なくとも1フレーム周期遅れでそのデータの符号化処理が開始されるので、実時間性に劣ることである。

第4の欠点は、最大駒落とし率を $N/(N+1)$ 、即ちN駒飛ばしで符号化処理を行う場合、符号化処理期間の最大値をフレーム周期の $(N+1)$ 倍以

面の1フレーム(フィールド)分の符号化処理が終了していることを検出して前処理面を他方のメモリ面へ切り替え、他方のメモリ面が符号化処理中であることを検出して次の前処理を一方のメモリ面に対して引き続き行い、他方のメモリ面に対する符号化処理が終了した時点で、直ちに次の符号化面を前処理中の一方のメモリ面へ切り替え、符号化のための読み出しアドレスが前処理の書き込みアドレスを追い越さないように制御し、前処理と符号化処理面を独立に切り替えられることを最も主要な特徴とする。

従来技術とは、一方のメモリ面の符号化処理終了後、他方のメモリ面が前処理中であっても、他方のメモリ面の符号化処理を開始する点が異なる。これにより従来のような符号化処理の無駄な待ち合せ期間をなくし、駒落としを少なくする。

(実施例)

第1図は本発明方法を画像信号符号化装置に実施した場合の2面バッファメモリの切替方法に関連したフローチャートを示す。第1図において、

A面は2面バッファメモリの一方の面、B面は他方の面とし、電源投入時等の処理開始時点では、A面の前処理が開始され、B面で符号化処理が開始されるものとする。

A面で開始された前処理が終了した時点((ア)のYES)で、B面の符号化処理が終了していない場合は((イ)のNO)、次のフレームの前処理を再びA面で開始し(ウ)、前のフレームは符号化処理されずに脱落としとなる。

一方、B面の符号化処理が終了している場合((イ)のYES)は前処理面をB面に切り替える(エ)。その後は、同様な方法で、前処理面が、A面とB面の間を交互に切り替わることを繰り返して行く。

B面で開始された符号化処理の立場からみれば次のようになる。前処理面がA面である場合、或は前処理面がB面でも前処理アドレスが符号化処理アドレスより先行していれば、((オ)のYES)、B面で符号化処理を継続的に行う(カ)。そして、B面の符号化処理を終了した時点((キ)のYES)

112はアドレス制御回路における否定論理積回路であり、その他の番号の回路ブロックは第5図と同じ回路であり説明を省略する。

第2図の回路は以下のように動作する。

まず、前処理及び符号化処理は以下のように行われる。前処理開始信号発生回路2は、NTSC信号を扱う場合、毎秒約30回の割合で周期的に前処理開始信号を発生する。この前処理開始信号により、書き込み制御回路5におけるアドレスカウンタ52はリセットされ、メモリ面切替制御回路4におけるメモリ面指定回路44の出力Q1で指定されるフレームメモリ31と32のいずれかの面と前処理回路1が、書き込み制御回路5におけるスイッチ51により接続され、前処理回路1は前処理済みデータを先頭アドレスから書き込み始める。

前処理回路1はアドレスカウンタ52にクロックを供給することにより、フレームメモリのアドレス値を進めながら、前処理済みデータを順次書き込む。そして、前処理終了信号発生回路6は、前処理の終了を検出した時点で、前処理終了信号を

で、符号化処理面をA面に切り替える(ク)。その後は、同様な方法で、符号化処理面が、A面とB面の間を交互に切り替わることを繰り返して行く。

このように、符号化処理アドレスが前処理アドレスを追い越さない範囲で追跡しながら、1フレーム周期を待つことなく、前処理中のフレームの符号化処理を開始できる。また、第1図から明かなように、前処理面の符号化処理面の切り替えは独立である。

第2図は本発明による画像信号符号化装置における2面バッファメモリの切替方法を実施する回路例を示す。第2図において、44及び45はメモリ面切替制御回路内において1ビットカウンタ等で構成されるメモリ面指定回路、46はメモリ面指定回路44及び45の出力を比較する比較回路、47は論理積回路、93は読み出し制御回路における論理積回路、11は読み出しアドレスが書き込みアドレスを追い越さないようにするアドレス制御回路であり、111はアドレス制御回路11において読み出しアドレスと書き込みアドレスを比較する比較回路、

メモリ面切替制御回路4へ出力する。

一方、メモリ面指定回路45の出力Q2の反転を契機に、符号化処理開始信号発生回路8は符号化処理開始信号を発生する。この符号化処理開始信号により、読み出し制御回路9におけるアドレスカウンタ92はリセットされ、メモリ面指定回路45の出力Q2で指定されるフレームメモリ31と32のいずれかの面と符号化処理回路7が、読み出し制御回路9におけるスイッチ91により接続され、符号化処理回路7は符号化処理用データを先頭アドレスから読み出し始める。符号化処理回路7はアドレスカウンタ92にクロックを供給することにより、フレームメモリのアドレス値を進めながら符号化処理用データを順次読み出す。そして、符号化処理終了信号発生回路10は、符号化処理の終了を検出した時点で、符号化処理終了信号をメモリ面切替制御回路4へ出力する。

次に、2面フレームメモリ3における、前処理面(書き込み面)及び符号化処理面(読み出し面)の切替制御は、以下のように行なわれる。

前処理の観点から見ると、前処理終了信号発生回路6が2面フレームメモリ3の一方の面に対する前処理終了信号を発生した時点で、メモリ面指定回路44及び45の出力Q1及びQ2が一致している間のみ比較回路46の出力が“1”に立ち上がっており、比較回路46と前処理終了信号発生回路6の出力とのANDをとる論理積回路47の出力が“1”に立ち上がった場合のみ、メモリ面指定回路44の出力Q1が反転し、前処理回路1は他方のメモリ面に次のフレームの前処理済みデータの書き込みを開始する。

そうでない場合は、比較回路46の出力が“1”に立ち上がっていないので、論理積回路47及びメモリ面指定回路44の出力に変化が無く、書き込み面が切り替わらず、前処理回路1は同一メモリ面に次のフレームの前処理済みデータを上書きする。即ち、一方のメモリ面に対する前処理終了時点で、同一メモリ面に対して符号化処理中であれば、他方のメモリ面が空いていることから次の前処理は他方のメモリ面に切り替えて行い、他方のメモリ

面に対して符号化中であれば、次の前処理は再び一方のメモリ面に対して行うことになる。

逆に、符号化処理の観点から見ると、符号化処理終了信号発生回路10が2面フレームメモリ3の他方の面に対する符号化処理終了信号を発生した場合は、直ちにメモリ面指定回路45の出力Q2が反転する。従って、符号化処理を持ち合わせることなく読み出し面が切り替わり、符号化処理回路7は一方のメモリ面に書き込まれている前処理済みデータを、次の符号化用データとして読み出す。

この場合、前処理面と符号化処理面が同一面となる期間が生じるが、この間に符号化処理用読み出しアドレスが前処理用書き込みアドレスを追い越すと、読み出しデータが時間的に異なった2フレームにわたることになるため、読み出しアドレスを制御する必要が生じる。例えば、符号化処理用データの読み出しをライン毎に行う場合は、比較回路111においてアドレスカウンタ52と92のラインアドレス値が比較され、同一値であれば出力が“1”に立ち上がるので、比較回路46の出力が

“1”に立ち上がっていれば、比較回路111と46の出力のNANDをとる否定論理積回路112の出力は“0”に立ち下がる。

そして、否定論理積回路112の出力と符号化処理回路7のクロック出力のANDをとる論理積回路93により、アドレスカウンタ92へのクロック供給が停止され、読み出しアドレスが進まないようにして、読み出しアドレスが書き込みアドレスを追い越さないよう制御することができる。

なお、水平方向に8或は16画素、垂直方向に8或は16ラインのブロック毎に読み出しを行う場合は、比較回路111は読み出しラインアドレス値が書き込みラインアドレス値に8或は16ライン差に達した毎に出力を“1”に立ち上げる必要がある。

第3図に、本発明による2面バッファメモリの切替方法における、前処理面と符号化処理面の切替遷移図を示す。同図において、W1, W2, W3, . . . は前処理期間、R1, R2, R3, . . . は符号化処理期間、A面は2面バッファメモ

リの一方の面、B面は他方の面である。また、網掛けされた前処理期間は、符号化処理されない駒落としフレームを意味する。

第3図における(a)は、符号化処理期間Rが、時間平均的に1フレーム分の前処理期間W、即ち入力画像信号のフレーム周期以内の場合を、(b)は時間平均的に1〜2フレーム周期の場合を、(c)は時間平均的に2〜3フレーム周期の場合を示したものである。

第3図(a)においては、1フレーム分の符号化処理期間Rが、必ず時間平均的に1フレーム周期以内であれば、時々1フレーム周期を越えても駒落としを発生させずに最大2フレーム周期まで許容できる。また、符号化処理期間の時間平均値を1フレーム周期以内とするような平均負荷設計が可能となる。

第3図(b)においては、1フレーム分の符号化処理期間Rが、必ず時間平均的に1〜2フレーム周期以内であれば、時々2フレーム周期を越えても駒落とし発生率を1/2以上に増加させること

なく、最大3フレーム周期まで許容できる。

また、符号化処理期間の時間平均値を2フレーム周期以内とするような平均負荷設計が可能となる。

第3図(c)においては、1フレーム分の符号化処理期間Rが、必ず時間平均的に2～3フレーム周期以内であれば、時々3フレーム周期を越えても脱落とし発生率を $2/3$ 以上に増加させることなく、最大4フレーム周期まで許容できる。また、符号化処理期間の時間平均値を3フレーム周期以内とするような平均負荷設計が可能となる。

なお、説明の便宜上、電源投入時等にA面で前処理を開始し、B面で符号化処理を開始したが、この逆でも良い。また、前処理面と符号化処理面の切り替えが独立に行われることから、符号化処理アドレスが前処理アドレスを追い越さないようにすれば、同一面で前処理と符号化処理を開始しても良い。更に、2フィールドからなる1フレーム分の画素データ数が、処理速度的に多すぎる場合などは、奇数或いは偶数の片フィールド分の画

素データのみを扱っても良い。

(発明の効果)

以上説明したように、本発明によれば、一方のメモリ面の符号化処理終了後、他方のメモリ面が前処理中であっても、他方のメモリ面の符号化処理を開始することにより、以下のような利点がある。

第1の利点は、従来に比べ符号化処理の無駄な待ち合わせ期間を無くせるので、符号化処理部の処理能力を最大限に有効利用できることである。

第2の利点は、符号化処理期間の時間平均値がフレーム周期の $N \sim (N+1)$ 倍の場合、脱落とし率は $(N-1)/N \sim N/(N+1)$ になり、従来に比べ脱落とし率を低減化できることである。

第3の利点は、符号化処理アドレスが前処理アドレスを追い越さない範囲で追随しながら、1フレーム周期を待つことなく、前処理中のフレームの符号化処理を開始できるので、従来に比べ実時間性を高められることである。

第4の利点は、最大脱落とし率を $N/(N+1)$

にする場合、符号化処理期間の時間平均値をフレーム周期の N 倍以下とするような平均負荷設計が可能となるため、従来に比べ符号化装置の処理速度が速くて良いことである。

4. 図面の簡単な説明

第1図は本発明による2面バッファメモリの切替フローチャート、第2図は本発明による2面バッファメモリ切替方法を実施するための回路例を示す図、第3図は本発明による前処理面と符号化処理面の切替遷移図、第4図は従来の2面バッファメモリの切替フローチャート、第5図は従来の2面バッファメモリ切替方法を実施するための回路例を示す図、第6図は従来の前処理面と符号化処理面の切替遷移図である。


1 … 前処理回路、2 … 前処理開始信号発生回路、3 … 2面フレームメモリ、31 … フレームメモリ(A面)、32 … フレームメモリ(B面)、4 … メモリ面切替制御回路、44, 45 … メモリ面指定回路、46, 111 … 比較回路、47, 93 …

論理積回路、5 … 書き込み制御回路、51, 91 … スイッチ、52, 92 … アドレスカウンタ、6 … 前処理終了信号発生回路、7 … 符号化処理回路、8 … 符号化処理開始信号発生回路、9 … 読み出し制御回路、10 … 符号化処理終了信号発生回路、11 … アドレス制御回路、112 … 否定論理積回路。


特許出願人 日本電信電話株式会社

代理人 星 野 恒 司


第 1 図




第 2 図



第 5 図



第 6 図



**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ **BLACK BORDERS**
- ☐ **IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- ☒ **FADED TEXT OR DRAWING**
- ☒ **BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- ☐ **SKewed/SLANTED IMAGES**
- ☐ **COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- ☐ **GRAY SCALE DOCUMENTS**
- ☐ **LINES OR MARKS ON ORIGINAL DOCUMENT**
- ☐ **REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- ☐ **OTHER:** _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.